Toshiba vừa công bố chip nhớ 3D TLC NAND dung lượng 512 GB và 1 TB đầu tiên của hãng được sản xuất theo tiến trình BiCS với công nghệ TSV. Tương ứng với 2 mức dung lượng, chúng bao gồm 8 hoặc 16 đế chip 3D NAND được xếp chồng lên nhau và kết nối điện theo chiều dọc qua silicon (TSV) và hiện tại là một trong những chip nhớ không khả biến có dung lượng lớn nhất trên thị trường. Các sản phẩm thương mại dùng các chip NAND này dự kiến sẽ xuất hiện vào năm 2018, trước tiên tập trung vào thị trường ổ SSD cao cấp dành cho doanh nghiệp.

Toshiba sử dụng kiến trúc BiCS2 48 lớp để sản xuất đế chip 512 Gb 3D TLC NAND thay vì BiCS3 64 lớp và kiến trúc Bit Cost Scaling (BiCS) như chúng ta đã biết hiện tại đã bước sang thế hệ thứ 4 với 96 lớp và chính Toshiba và WD đã cùng nhau công bố cách đây vài tuần. Vậy tại sao Toshiba lại dùng BiCS2? Có nhiều lý do, một trong số đó là việc dùng BiCS2 với 48 lớp sẽ giảm thiểu độ dày của các chip nhớ khi xếp chồng. Chẳng hạn như với thiết lập chip nhớ 8-high (8 đế x 512 Gb = 4096 Gb = 512 GB) có độ mỏng là 1,35 mm hay 16-high (16 đế x 512 Gb = 8192 Gb = 1 TB ) có độ mỏng chỉ 1,85 mm. Thêm vào đó, Toshiba có thể giảm số lượng các lớp trong một đế bởi BiCS2 dùng tiến trình sản xuất dày hơn, từ đó tăng độ bền và đáp ứng được nhu cầu của các loại bộ nhớ dành cho doanh nghiệp.

Tiếp theo Toshiba gọi đây là bộ nhớ 3D NAND 16 đế chip xếp chồng kết nối bằng TSV đầu tiên trên thế giới. Việc xếp chồng các đế NAND để tạo ra các chip nhớ có dung lượng lớn đã được nhiều hãng sản xuất sử dụng trong nhiều năm qua. Mục tiêu sau cùng vẫn là tăng dung lượng và tối ưu hóa hiệu năng cho các loại ổ SSD cũng như các thiết bị lưu trữ thể rắn khác. Phương pháp truyền thống để kết nối các đế NAND là dùng dây dẫn bằng vàng siêu mỏng giữa viền đế và tấm nền hay các chân pin bên ngoài (hình trên). Nhược điểm của phương pháp này là sẽ cần rất nhiều dây và viền đế NAND phải nhô ra để tạo khoảng trống cho dây kết nối.

Kết nối dọc bằng silicon (TSV) tối ưu hơn sớm được các nhà sản xuất bộ nhớ tiếp nhận trong đó có Toshiba. Về cơ bản TSV là các điện cực được cắm xuyên qua chiều dày của một đế silicon và kết nối với các đế nằm trên và dưới đế silicon này trong một khối xếp chồng. TSV sẽ tạo thành một bus kết nối chia sẻ để truyền tải tín hiệu từ mọi đế NAND đến đế nằm dưới cùng với tốc độ cao, tiêu thụ ít điện năng hơn và ít chiếm không gian hơn so với bus truyền tải bằng dây dẫn vật lý. Toshiba tiếp nhận TSV và sử dụng công nghệ kết nối này trên các chip nhớ DRAM và bộ nhớ tùy biến ASIC nhưng mãi đến hôm nay mới khai thác trên chip 3D NAND.

 ​

Các chip nhớ 512 GB và 1 TB TLC NAND của Toshiba sử dụng giao thức Toggle DDR với tỉ lệ truyền tải dữ liệu 1066 MT/s - đây là một trong những ưu điểm khi sử dụng công nghệ TSV. Một ưu điểm khác liên quan đến TSV là tiết kiệm điện năng gấp đôi so với các chip nhớ dùng kiến trúc BiCS2 nhưng các đế chip kết nối bằng dây. Kích thước của chip nhớ dung lượng 512 GB lẫn 1 TB đều là 14 x 18 mm, bên dưới sẽ sử dụng giao tiếp tiêu chuẩn dual x8 BGA-152. Việc sử dụng tiêu chuẩn này rất quan trọng bởi dòng chip nhớ này sẽ được sử dụng chủ yếu trong các ổ SSD dung lượng cao dùng cho máy chủ. Dung lượng lớn, tốc độ truyền tải nhanh, tiết kiệm điện năng là yếu tố cốt lõi của một thiết bị lưu trữ dành cho các trung tâm dữ liệu.

Được biết với các phiên bản chip nhớ 512 GB và 1 TB 3D TLC NAND nói trên thì Toshiba và các đối tác có thể sản xuất ổ 2,5" SSD với dung lượng lên đến 15 - 30 TB và thậm chí còn cao hơn với form ổ 3,5". Toshiba cũng đã bắt đầu chuyển giao nguyên mẫu chip nhớ dung lượng cao này cho các đối tác và bắt đầu sản xuất chip mẫu vào cuối năm nay.